Abstract:
En el presente documento se describe el Análisis, Diseño, Desarrollo, Implementación y
pruebas del Trabajo Terminal 2014-A060 titulado “Herramienta de Particionamiento VLSI
para Simulación Paralela HDL”, cuyo objetivo es implementar un sistema de
particionamiento de circuitos VLSI que permita dividir un circuito en componentes más
pequeños, procurando siempre obtener una distribución uniforme de la carga de trabajo y
un mínimo número de comunicaciones entre las entidades resultantes de forma que puedan
ser simuladas mediante cómputo paralelo para reducir así la carga de trabajo en la etapa de
verificación y pruebas del proceso de diseño de circuitos digitales.
